Новая архитектура памяти Intel XBM

Пропускная способность подсистемы памяти остается основным бутылочным горлышком для современных ускорителей искусственного интеллекта. Многие крупные игроки пытаются пересобрать архитектуру стека DRAM. Патентная заявка Intel, опубликованная 2 июля 2026 года, раскрывает планы компании по созданию нового типа высокопроизводительной памяти под названием XBM (Cross-Batch Memory).

Главная фишка разработки — отказ от дорогостоящих кремниевых интерпозеров в пользу нативного чиплетного интерфейса UCIe и перенос ячеек памяти в слои металлизации (BEOL).

Чтобы понять масштаб изменений, вспомним, как устроена привычная High Bandwidth Memory. В HBM кристаллы DRAM упаковываются вертикально на базовый логический кристалл, прошиваются сквозными кремниевыми переходами (TSV) и общаются с центральным процессором или GPU через кремниевый интерпозер. При этом используется широкая параллельная шина — порядка 1024 бит на стек (а в перспективных стандартах и того больше).

Именно за счет ширины шины HBM выдает огромную пропускную способность, стандарты которой жестко регламентирует комитет JEDEC^®. Однако такая схема делает производство дорогим и сложным в масштабировании: каждую из тысяч линий нужно прецизионно развести внутри интерпозера, зажатого между памятью и вычислительным кристаллом. Более того, это намертво привязывает заказчиков чипов к передовым (и дефицитным) линиям упаковки вроде TSMC CoWoS^®.

Подробное описание концепции и схемотехники Intel изложила в своей патентной заявке.

XBM представляет собой память с чиплетной архитектурой — это блок DRAM, подключенный к блоку ввода-вывода UCIe, работающему со скоростью 32 ГТ/с. Цель состоит в том, чтобы обеспечить размеры, сопоставимые с HBM4, при этом каждый блок памяти XBM будет иметь емкость