IMEC представила дорожную карту производства транзисторов по техпроцессу менее 1 нм

Компания IMEC раскрыла детали дорожной карты по технологическим узлам, которые ждут нас до 2036 года. Презентация прошла на Future Summit в Антверпене (Бельгия).

Помогаем

Поможем собрать средства на тепловизоры для спасателей Николаевской и Харьковской областей

Исследовательская компания подготовила отчет, в котором рассказали об использовании узлов в передовых полупроводниках (ЦП, ГП, SOC и т. д.), раскрывая, что нас ждет за пределами 1 нм.

Дорожная карта включает транзисторы FinFET, которые будут работать до 3 нм, до новых нанолистов Gate All Around (GAA) и конструкций вилочных листов от 2 нм до A7 (семь ангстремов).

Начиная с 1 нм узлы процесса начинают измеряться «ангстремами». 10 ангстрем равны 1 нм, поэтому узлы размером менее 1 нм будут поставляться с A7. Это произойдет с 2030 года.

Транзисторы Gate All Around (GAA)/Nanosheet дебютируют в 2024 году с 2-нм узлом, заменив FinFET, которые используются в современных усовершенствованных чипах. Intel уже показала микросхемы RibbonFET с четырьмя листами, в которых используются различные варианты этой транзисторной технологии.

На литографических машинах EUV 4-го поколения с апертурой 0,33 можно использовать мультипаттерны (более одной экспозиции на слой), чтобы создавать чипы на 2 нм и выше. Но из-за повторной печати одного слоя увеличивается вероятность появления дефектов, что приведет к снижению производительности, увеличению производства и затрат.

Машины пятого поколения с апертурой 0,55 смогут создавать меньшие структуры за одну экспозицию, что увеличит скорость производства более 200 пластин в час. Такие инструменты для массового производства появятся уже в 2026 году, а первую литографическую машину с высокой апертурой завершат в первой половине 2023