Моделирование показало, до каких пределов можно уменьшать транзисторы

Исследователи Корейского института передовых технологий (KAIST) разработали основанный на моделировании метод, позволяющий предсказать, насколько малыми могут стать транзисторы будущего, прежде чем квантовые эффекты начнут мешать их работе. Этот прорыв может помочь инженерам более эффективно проектировать полупроводниковые чипы следующего поколения.

Команда использовала квантово-механические расчёты на атомном уровне, чтобы определить пределы уменьшения размеров транзисторов — крошечных переключателей, управляющих потоком электричества в электронных устройствах. Полученные результаты могут помочь производителям микросхем продолжить уменьшение размеров транзисторов за пределы текущих техпроцессов, сократив при этом затраты на пробы и ошибки.

По мере того как полупроводниковая отрасль вступает в так называемую эру техпроцесса 2 нм, физические размеры транзисторов остаются значительно больше 2 нанометров. Одним из главных препятствий на пути дальнейшей миниатюризации является квантовое туннелирование — явление, при котором электроны проникают через барьеры, которые в обычных условиях блокировали бы их, что затрудняет управление потоком тока.

Понять, где пролегает этот предел, было непросто, поскольку практически невозможно непосредственно измерить взаимодействия на атомном уровне, происходящие в местах соединения металлических контактов с полупроводниковыми каналами.

Чтобы преодолеть эту проблему, команда KAIST опиралась на расчёты по первым принципам — вычислительный подход, который предсказывает поведение материала с помощью законов физики, а не экспериментальных данных.

Опираясь на ранее разработанную концепцию, известную как теория функционала плотности с ограниченным поиском в нескольких пространствах, исследователи провели