Imec показала, как можно выйти за рамки 3-нм техпроцесса и пойти дальше

На форуме ITF USA 2019 бельгийский исследовательский центр Imec показал образец важной структуры чипа, выпущенного с использованием 3-нм норм производства. Тем самым разработанная для этого технология и техпроцессы обещают открыть путь к массовому производству как 3-нм чипов, так и решений с меньшими технологическими нормами. Техпроцесс выдерживает масштабирование и может отодвинуть финал действия закона Мура.

Условная структура транзистора на кристалле и сопутствующих элементов

Уточним, с техпроцессом с нормами 3 нм ассоциируется шаг металлических линий (проводников) шириной 21 нм. В данном случае 3 нм ― это размер минимально возможного расстояния между двумя линиями на кристалле, но другие топологические элементы на кристалле не могут и не обязаны быть соизмеримыми с максимально допустимым разрешением 3-нм проекции.

Опытную 3-нм структуру специалисты Imec последовательно изготавливали с использованием иммерсионной литографии с помощью 193-нм сканера и с помощью EVU-сканера с излучением 13,5 нм. Для 193-нм проекции с целью изготовления линий и траншей для заполнения металлами была задействованы технологии самостоятельно выравнивающихся масок (self-aligned quadrupole patterning, SAQP) с использованием четырёх масок (циклов проекции). Сканеры EUV «рисовали» блоки и структуры для сквозной (межслойной) металлизации. В целом задействованный Imec техпроцесс повторял основные шаги, свойственные изобретённому компанией IBM так называемому двойному дамасскому методу, когда иной металл вносился и проявлялся узором на базовой поверхности.

Imec сумел изготовить 3-нм слой M2 (металлический слой контактов в контактной структуре чипа)

Основной целью эксперимента Imec было показать, что с помощью разработанного 3-нм техпроцесса можно снижать размеры таких важных элементов, как сквозные и горизонтальные контакты в металлических слоях (слой Back-End-Of-Line ― это всё, что ниже кристалла и предназначено для передачи сигналов и питания от кристалла к монтажной плате). Без уменьшения размеров контактов нечего и мечтать об уменьшении площади кристаллов. Опытная структура Imec доказала, что контактный слой M2 можно уменьшить с кратностью 0,7 и, тем самым, соблюсти пропорции между уменьшением площади кристалла и сохранением требуемого числа контактов.

В качестве материала для заполнения углублений (траншей) в полупроводнике специалисты Imec использовали рутений (Ru) и диэлектрик со значением постоянной, равной 3.0. Как...